
{"id":300180,"date":"2025-02-05T10:37:09","date_gmt":"2025-02-05T09:37:09","guid":{"rendered":"https:\/\/cpfp.uvigo.gal\/estudos\/titulos-propios\/id1157-1-2\/"},"modified":"2026-04-22T14:32:49","modified_gmt":"2026-04-22T12:32:49","slug":"id1157-1","status":"publish","type":"sigma_course","link":"https:\/\/cpfp.uvigo.gal\/es\/estudios\/titulos-propios\/id1157-1\/","title":{"rendered":"Desarrollo de dispositivos de fot\u00f3nica integrada"},"content":{"rendered":"<div class=\"entry-thumbnail\">\n<p><img decoding=\"async\" src=\"https:\/\/cpfp.uvigo.gal\/wp-content\/plugins\/uvigo-sigma-courses\/public\/images\/1157-1.jpg\" alt=\"Desarrollo de dispositivos de fot\u00f3nica integrada\" class=\"img-fluid\"><\/p>\n<\/div>\n<div class=\"row\">\n<div class=\"col-lg-12\">\n<h3>Experto<\/h3>\n<p class=\"header-list\">\u00c1mbito: Enxe\u00f1er\u00eda el\u00e9ctrica, enxe\u00f1er\u00eda electr\u00f3nica e enxe\u00f1er\u00eda da telecomunicaci\u00f3n<span class=\"pull-right\">C\u00f3digo: TCS:1157\/1<\/span><br \/>\n\t\t\u00c1rea de inter\u00e9s principal: Tecnolox\u00eda | \u00c1rea de inter\u00e9s secundaria: Ciencias<\/p>\n<div class=\"custom-block graylight\">\n<div class=\"row\">\n<div class=\"col lg-4\">\n<h3>Inicio y fin<\/h3>\n<p><i class=\"fa fa-calendar\"><\/i> 03\/02\/2025 &#8211; 24\/07\/2025 <\/p>\n<\/p><\/div>\n<div class=\"col lg-3\">\n<h3>Modalidad<\/h3>\n<p>\t\t\t\t\t\t<i class=\"fa fa-adjust\" aria-hidden=\"true\"><\/i> Semipresencial\t\t\t\t<\/div>\n<div class=\"col lg-2\">\n<h3>Cr\u00e9ditos ECTS<\/h3>\n<p><i class=\"fa fa-shield\"><\/i> 25.0 ECTS<\/p>\n<\/p><\/div>\n<div class=\"col lg-3\">\n<h3>Estado<\/h3>\n<p><i class=\"fa fa-cogs\" aria-hidden=\"true\"><\/i> Finalizado\t\t\t\t\t<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<\/p><\/div>\n<p class=\"mb-2\"><a class=\"btn btn-outline-primary disabled\" style=\"text-transform:none!important\" href=\"xxxx\" target=\"_blank\">20 plazas<\/a><\/p>\n<\/p><\/div>\n<\/div>\n<p>&nbsp;<\/p>\n<h2>Descripci\u00f3n<\/h2>\n<p>Este programa formativo, a cargo de la C\u00e1tedra NextChip de la Universidad de Vigo, capacitar\u00e1 a los participantes en el dise\u00f1o, prueba y empaquetado de chips fot\u00f3nicos. <\/p>\n<p>La C\u00e1tedra NextChip (http:\/\/nextchip.es\/), financiada por el Ministerio de Asuntos Econ\u00f3micos y Transformaci\u00f3n Digital a trav\u00e9s de la Secretar\u00eda de Estado de Telecomunicaciones e Infraestructuras Digitales, con fondos del Mecanismo Europeo de Recuperaci\u00f3n y Resiliencia, desarrolla herramientas de testeo y caracterizaci\u00f3n de chips fot\u00f3nicos y electr\u00f3nicos de nueva generaci\u00f3n.<\/p>\n<p>Dentro del mercado global de semiconductores, la demanda de dispositivos fot\u00f3nicos est\u00e1 creciendo anualmente a ritmos pr\u00f3ximos al 20%, con Europa apostando por el aumento de su capacidad productiva con la puesta en marcha de nuevas plantas de fabricaci\u00f3n (foundries). Los chips fot\u00f3nicos son esenciales para las necesidades del desarrollo tecnol\u00f3gico en automoci\u00f3n, comunicaciones, computaci\u00f3n cu\u00e1ntica, defensa, dispositivos m\u00e9dicos y electr\u00f3nica de consumo.Esta formaci\u00f3n es una excelente oportunidad para ganar competencias en estas tecnolog\u00edas y adquirir una preparaci\u00f3n muy demandada en el mercado laboral nacional y europeo. <\/p>\n<p>El programa completo, que consta de tres m\u00f3dulos, lleva a la obtenci\u00f3n del t\u00edtulo de \u00abExperto en desarrollo de dispositivos de fot\u00f3nica integrada\u00bb y se desarrolla durante seis meses con inscripci\u00f3n 100% subvencionada para los participantes. Los m\u00f3dulos son independientes y pueden cursarse por separado. La superaci\u00f3n de cada m\u00f3dulo otorgar\u00e1 un Diploma de Curso Avanzado de Postgrado, aunque la capacitaci\u00f3n completa en forma de t\u00edtulo de Experto requerir\u00e1 la superaci\u00f3n del total de los tres m\u00f3dulos.<\/p>\n<p>&nbsp;<\/p>\n<div class=\"row\">\n<div class=\"col-lg-6\">\n<p class=\"header-list\">Director\/a:<\/p>\n<p>Carlos Mosquera Nartallo; Francisco Javier D\u00edaz Otero<\/p>\n<p class=\"header-list\">Tel\u00e9fono contacto:<\/p>\n<p>986130304<\/p>\n<p class=\"header-list\">Email contacto:<\/p>\n<p>nextchip@uvigo.es<\/p>\n<p class=\"header-list\">Entidad organizadora:<\/p>\n<p>Centro de Posgrado y Formaci\u00f3n Permanente<\/p>\n<\/p><\/div>\n<div class=\"col-lg-6\">\n<div class=\"card\">\n<div class=\"card-body\">\n<p style=\"color:#dc3545\" class=\"header-list\">PER\u00cdODO DE INSCRIPCI\u00d3N<br \/>\n\t\t\t<small>Inscripci\u00f3n cerrada<\/small><br \/>\n\t\t\t25\/11\/2024 &#8211; 30\/01\/2025<\/p>\n<p><\/p>\n<hr \/>\n<p style=\"color:#dc3545\" class=\"header-list\">PER\u00cdODO DE MATR\u00cdCULA<br \/>\n\t\t\t<small>Matr\u00edcula cerrada<\/small><br \/>\n\t\t\t16\/12\/2024 &#8211; 31\/01\/2025<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<p><\/p>\n<p class=\"mb-2\"><a class=\"btn btn-primary btn-icon disabled\" style=\"text-transform:none!important\" href=\"https:\/\/secretaria.uvigo.gal\/uvigo.sv\/index.php?modulo=portalAcademico\" target=\"_blank\" rel=\"noopener noreferrer\">Matr\u00edcula cerrada<\/a><\/p>\n<\/p><\/div>\n<\/div>\n<p>&nbsp;<\/p>\n<p>&nbsp;<\/p>\n<h2>Modalidad<\/h2>\n<div class=\"card\">\n<div class=\"row\">\n<div class=\"col lg-6\">\n<div class=\"card-body\">\n<h3 class=\"card-title\">Docencia presencial\/virtual<\/h3>\n<p style=\"color:green\"><i class=\"fa fa-check-square-o fa-3x\" aria-hidden=\"true\"><\/i><\/p>\n<p>169 horas<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<div class=\"col lg-3\">\n<div class=\"card-body\">\n<h3 class=\"card-title\">Docencia no presencial<\/h3>\n<p style=\"color:green\"><i class=\"fa fa-check-square-o fa-3x\" aria-hidden=\"true\"><\/i><\/p>\n<p>68 horas<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<div class=\"col lg-3\">\n<div class=\"card-body\">\n<h3 class=\"card-title\">Pr\u00e1cticas en empresa<\/h3>\n<p><i class=\"fa fa-minus fa-3x\" aria-hidden=\"true\"><\/i><\/p>\n<p>0 horas<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<\/p><\/div>\n<div class=\"row\">\n<div class=\"col lg-12\">\n<div class=\"card-body\">\n<p><strong>Lugar de impartici\u00f3n<\/strong><\/p>\n<div>Las clases presenciales tendr\u00e1n lugar en la Ciudad Tecnol\u00f3gica de Vigo (CITEXVI), en el Campus de Vigo. Adem\u00e1s habr\u00e1 una estancia de una semana en el laboratorio del International Iberian Nanotechnolog (INL) en Braga (Portugal), que seg\u00fan el grupo de trabajo podr\u00e1 coincidir en la semana del 10 o 17 de marzo de 2025.&nbsp;<\/div>\n<div><span style=\"color: var(--bs-body-color);font-size: var(--bs-body-font-size);text-align: var(--bs-body-text-align)\">Las clases en l\u00ednea, ser\u00e1n a trav\u00e9s de la plataforma del Campus Remoto y Moovi.<\/span><\/div>\n<\/p><\/div>\n<\/p><\/div>\n<\/p><\/div>\n<\/div>\n<p>&nbsp;<\/p>\n<h2>Horario<\/h2>\n<p>De lunes a viernes de 15:30 a 19:30 horas en Ciudad Tecnol\u00f3xica de Vigo (CITEXVI).<\/p>\n<p>Las clases que se imparten en International Iberian Nanotechnology Laboratrory (INL) en Braga ser\u00e1n de 09:30 a 12:30 h y de 16:00 a 18:00 h. <\/p>\n<p>Las clases finalizar\u00e1n previsiblemente el 13 de junio de 2025.<\/p>\n<\/p>\n<p>&nbsp;<\/p>\n<p>&nbsp;<\/p>\n<h2>Precios<\/h2>\n<table style=\"margin-left:0px\" cellpadding=\"0\" cellspacing=\"0\">\n<thead>\n<tr>\n<th scope=\"col\" width=\"33%\">P\u00fablico en general<\/th>\n<th scope=\"col\" width=\"33%\">Alumni UVigo<\/th>\n<th scope=\"col\" width=\"34%\">Comunidad UVigo<\/th>\n<\/tr>\n<\/thead>\n<tbody>\n<tr>\n<td>0 \u20ac<\/td>\n<td>0 \u20ac<\/td>\n<td>0 \u20ac<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<p><strong>Observaciones a los precios<\/strong><br \/>\n\t\t100% financiada por el Ministerio de Asuntos Econ\u00f3micos y Transformaci\u00f3n Digital a trav\u00e9s de la Secretar\u00eda de Estado de Telecomunicaciones e Infraestructuras Digitales, con fondos del Mecanismo Europeo de Recuperaci\u00f3n y Resiliencia<\/p>\n<p>&nbsp;<\/p>\n<h2>Objetivos<\/h2>\n<p>\tEl t\u00edtulo de Experto busca la capacitaci\u00f3n en dise\u00f1o, medida, fabricaci\u00f3n y empaquetado de dispositivos fot\u00f3nicos e electr\u00f3nicos. Los diferentes m\u00f3dulos son auto contenidos, con una importante formaci\u00f3n pr\u00e1ctica, con la finalidad de preparar a los participantes para su incorporaci\u00f3n a la creciente oferta de puestos cualificados en plantas de dise\u00f1o y producci\u00f3n de chips fot\u00f3nicos. La mayor parte de la formaci\u00f3n se llevar\u00e1 a cabo en el Campus de la Universidad de Vigo en Lagoas-Marcosende, con cierta formaci\u00f3n adicional en el Laboratorio Internacional Ib\u00e9rico de Nanotecnolox\u00eda, en Braga.\t<\/p>\n<p>&nbsp;<\/p>\n<h2>Destinatarios<\/h2>\n<p>Esta formaci\u00f3n est\u00e1 especialmente dirigida a estudiantes y titulados universitarios en el \u00e1mbito de la tecnolog\u00eda, principalmente F\u00edsica e Ingenier\u00edas, como Telecomunicaci\u00f3n, Electr\u00f3nica, Mec\u00e1nica&#8230; u otros profesionales con experiencia laboral en el \u00e1mbito de la formaci\u00f3n.<\/p>\n<p>Para el acceso al t\u00edtulo de experto:<\/p>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Estar en posesi\u00f3n de un t\u00edtulo universitario dentro del EEES, que otorgue acceso a ense\u00f1anzas oficiales de postgraduado.<\/li>\n<li style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">Tener superados un m\u00ednimo de 120 ECTS en una titulaci\u00f3n universitaria oficial dentro del EEES<\/li>\n<li>Estar en posesi\u00f3n de un t\u00edtulo extranjero, ajeno al EEES, homologado a un t\u00edtulo universitario oficial del EEES.<\/li>\n<\/ul>\n<p>Adem\u00e1s se eres profesional con experiencia laboral acreditada o tienes superados 120 ECTS en una titulaci\u00f3n universitaria oficial dentro del EEES o equivalente, o un t\u00edtulo extranxeiro homologado a un t\u00edtulo EEES, tienes la opci\u00f3n de poder cursar dos de los m\u00f3dulos por separado. Consulta la p\u00e1gina de t\u00edtulos propios<\/p>\n<p>&nbsp;<\/p>\n<h2>Salidas Profesionales<\/h2>\n<p>\tLos campos espec\u00edficos a los que los estudiantes pueden acceder profesionalmente tras finalizar el curso son cada vez m\u00e1s amplios dado el car\u00e1cter interdisciplinar y la creciente importancia de la fot\u00f3nica, que, como ya se indic\u00f3, fue seleccionada como una de las cinco KET por la Uni\u00f3n Europea, y en particular la fot\u00f3nica integrada. Aquellos participantes que cursen todos los m\u00f3dulos de la presente formaci\u00f3n adquirir\u00e1n los siguientes conocimientos y capacidades: dise\u00f1o y prueba de PICs basados en dispositivos pasivos y activos; dise\u00f1o y prueba de componentes electr\u00f3nicos pasivos de alta velocidad; principios de la fabricaci\u00f3n de PICs en sala limpia; empaquetado de PICs en m\u00f3dulos; aplicaci\u00f3n de la fot\u00f3nica al procesado cu\u00e1ntico; gesti\u00f3n de proyectos y transferencia tecnol\u00f3gica.\t<\/p>\n<p>&nbsp;<\/p>\n<h2>Idioma<\/h2>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">Castellano 60%<\/li>\n<li style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">Ingl\u00e9s 40%<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h2>Competencias Espec\u00edficas<\/h2>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Capacidad de comprensi\u00f3n de las distintas disciplinas involucradas en la fot\u00f3nica <\/li>\n<li>Entender el proceso de dise\u00f1o y prueba de dispositivos fot\u00f3nicos tanto activos como pasivos<\/li>\n<li>Entender el proceso de dise\u00f1o y prueba de componentes electr\u00f3nicos pasivos de alta velocidad<\/li>\n<li>Manejo de herramientas para el dise\u00f1o de circuitos integrados fot\u00f3nicos<\/li>\n<li>Conocer los principios de fabricaci\u00f3n de PICs en sala limpia<\/li>\n<li>Entender y manejar las herramientas para el empaquetado de PICs en m\u00f3dulos<\/li>\n<li>Capacidad para simular y probar circuitos fot\u00f3nicos con aplicaciones cu\u00e1nticas<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h2>Competencias Transversales<\/h2>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Capacidad para gestionar proyectos tecnol\u00f3gicos<\/li>\n<li>Conocimientos de gesti\u00f3n de activos de propiedad intelectual e industrial<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h2>Condiciones de acceso<\/h2>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>&nbsp;Estar en posesi\u00f3n de un t\u00edtulo universitario dentro do EEES, que otorgue acceso a ense\u00f1anzas oficiales<span style=\"color: var(--bs-body-color);font-size: var(--bs-body-font-size);text-align: var(--bs-body-text-align)\">&nbsp;de posgraduado.<\/span><\/li>\n<li style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">Tener superados un m\u00ednimo de 120 ECTS en una titulaci\u00f3n universitaria oficial dentro del EEES<\/li>\n<li>&nbsp;Estar en posesi\u00f3n de un t\u00edtulo extranjero, ajeno al EEES, homologado a un t\u00edtulo universitario&nbsp;<span style=\"color: var(--bs-body-color);font-size: var(--bs-body-font-size);text-align: var(--bs-body-text-align)\">oficial do EEES.<\/span><\/li>\n<\/ul>\n<div>Documentaci\u00f3n requerida:&nbsp;<\/div>\n<div><\/div>\n<div>1) Documento de identificaci\u00f3n<\/div>\n<div>2) Copia del t\u00edtulo universitario o certificado de estudios previos necesarios para el acceso<\/div>\n<div>3) Expediente acad\u00e9mico en el caso de los alumnos de alguna titulaci\u00f3n del EEES o equivalente<\/div>\n<div>4) Curr\u00edculum<\/div>\n<div>5) Carta de motivaci\u00f3n<\/div>\n<p>&nbsp;<\/p>\n<h2>Criterios de selecci\u00f3n<\/h2>\n<p><p>La Direcci\u00f3n del t\u00edtulo podr\u00e1 realizar entrevistas personales si lo considera oportuno para una mejor comprensi\u00f3n de los m\u00e9ritos alegados, y podr\u00e1 establecer nuevos criterios compatibles con los anteriores para concretar la aplicaci\u00f3n de los principios y criterios enunciados. En ese caso, la puntuaci\u00f3n ser\u00e1: <\/p>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Curr\u00edculum 60%,<\/li>\n<li>Carta de motivaci\u00f3n: 20%<\/li>\n<li>Entrevista personal: 20%<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h2>Metodolog\u00eda<\/h2>\n<p><p>El t\u00edtulo busca la capacitaci\u00f3n en dise\u00f1o, medida, fabricaci\u00f3n y empaquetado de dispositivos fot\u00f3nicos y electr\u00f3nicos con una importante formaci\u00f3n pr\u00e1ctica con la finalidad de preparar a los participantes para su incorporaci\u00f3n a la creciente oferta de puestos cualificados en plantas de dise\u00f1o y producci\u00f3n de chips fot\u00f3nicos.<\/p>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">1)Dise\u00f1o y prueba de circuitos integrados fot\u00f3nicos 11 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">&#8211; Dese\u00f1o e proba de circuitos integrados fot\u00f3nicos pasivos 4 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\"><span style=\"color: var(--bs-body-color);font-size: var(--bs-body-font-size);text-align: var(--bs-body-text-align)\">&#8211; Dese\u00f1o e proba de circuitos<\/span>&nbsp;integrados fot\u00f3nicos activos 4 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\"><span style=\"color: var(--bs-body-color);font-size: var(--bs-body-font-size);text-align: var(--bs-body-text-align)\">&#8211; Dese\u00f1o e proba de circuitos<\/span>&nbsp;integrados de RF pasivos 3 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">2)Fabricaci\u00f3n en empaquetado de circuitos integrados fot\u00f3nicos 7 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">&#8211; Fabricaci\u00f3n en sala limpia de circuitos integrados fot\u00f3nicos 4 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">&#8211; Empaquetado de circuitos integrados 3 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">3)Tecnolog\u00edas cu\u00e1nticas y gesti\u00f3n de proyectos 7 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">&#8211; Tecnolog\u00edas cu\u00e1nticas 3 ECTS<\/div>\n<div style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">&#8211; Gesti\u00f3n de proyectos e transferencia de tecnolog\u00eda 4 ECTS<\/div>\n<\/p>\n<p>&nbsp;<\/p>\n<h2>Asignaturas<\/h2>\n<table style=\"margin-left:0px\" cellpadding=\"0\" cellspacing=\"0\">\n<thead>\n<tr>\n<th scope=\"col\">id<\/th>\n<th scope=\"col\">nombre<\/th>\n<th scope=\"col\">caracter<\/th>\n<th scope=\"col\">cr\u00e9ditos<\/th>\n<\/tr>\n<\/thead>\n<tbody>\n<tr>\n<td>200470<\/td>\n<td>Dise\u00f1o y medida de circuitos integrados fot\u00f3nicos<\/td>\n<td>Obligatoria<\/td>\n<td>11.0<\/td>\n<\/tr>\n<tr>\n<td>200471<\/td>\n<td>Fabricaci\u00f3n y empaquetado de circuitos integrados fot\u00f3nicos<\/td>\n<td>Obligatoria<\/td>\n<td>7.0<\/td>\n<\/tr>\n<tr>\n<td>200472<\/td>\n<td>Tecnolog\u00edas cu\u00e1nticas y gesti\u00f3n de proyectos<\/td>\n<td>Obligatoria<\/td>\n<td>7.0<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<p>&nbsp;<\/p>\n<h2>Profesorado<\/h2>\n<p><div>Profesorado de la Universidad de Vigo&nbsp;<\/div>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Francisco Manuel Da Luz Soares<\/li>\n<li>David \u00c1lvarez Outerelo<\/li>\n<li>Carlos Mosquera Nartallo<\/li>\n<\/ul>\n<div>Profesorado externo&nbsp;<\/div>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Xin (Scott) Yin<\/li>\n<li>Peter O\u00b4Brien<\/li>\n<li>Jana Niedder<\/li>\n<li>Bruno Romeira<\/li>\n<li>David Barral Ra\u00f1a<\/li>\n<li>Manuel Gallas Torreira<\/li>\n<li>Daniel Gonz\u00e1lez J\u00edmenez<\/li>\n<li>Ant\u00eda Fern\u00e1ndez L\u00f3pez<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h2>Evaluaci\u00f3n<\/h2>\n<p><div>Para la evaluaci\u00f3n del alumnado, se tendr\u00e1 en cuanta lo siguiente:<\/div>\n<div>&#8211; Asistencia a las clases<\/div>\n<div>&#8211; Pruebas y ejercicio de evaluaci\u00f3n continua que se ir\u00e1n realizando durante el curso<\/div>\n<div>&#8211; Evaluaci\u00f3n de los informes de pr\u00e1cticas<\/div>\n<div>&#8211; Cuestionarios<\/div>\n<div>&#8211; Evaluaci\u00f3n de un trabajo final presentado<\/div>\n<\/p>\n<p>&nbsp;<\/p>\n<h2>Titulaci\u00f3n<\/h2>\n<p>El estudiantado recibir\u00e1 un t\u00edtulo de Experto en desarrollo de dispositivos de fot\u00f3nica integrada<\/p>\n<p>&nbsp;<\/p>\n<div class=\"custom-block graylight\">\n<h3>M\u00e1s informaci\u00f3n<\/h3>\n<p><a href=\"https:\/\/nextchip.webs.uvigo.es\/\" target=\"_blank\">https:\/\/nextchip.webs.uvigo.es\/<\/a><\/p>\n<\/p><\/div>\n","protected":false},"featured_media":0,"parent":0,"template":"","meta":{"_monsterinsights_skip_tracking":false,"_monsterinsights_sitenote_active":false,"_monsterinsights_sitenote_note":"","_monsterinsights_sitenote_category":0},"class_list":["post-300180","sigma_course","type-sigma_course","status-publish","hentry"],"_links":{"self":[{"href":"https:\/\/cpfp.uvigo.gal\/es\/wp-json\/wp\/v2\/sigma_course\/300180","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/cpfp.uvigo.gal\/es\/wp-json\/wp\/v2\/sigma_course"}],"about":[{"href":"https:\/\/cpfp.uvigo.gal\/es\/wp-json\/wp\/v2\/types\/sigma_course"}],"wp:attachment":[{"href":"https:\/\/cpfp.uvigo.gal\/es\/wp-json\/wp\/v2\/media?parent=300180"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}