
{"id":300186,"date":"2025-01-30T13:49:54","date_gmt":"2025-01-30T12:49:54","guid":{"rendered":"https:\/\/cpfp.uvigo.gal\/estudos\/titulos-propios\/id1160-1-2\/"},"modified":"2026-04-22T14:32:50","modified_gmt":"2026-04-22T12:32:50","slug":"id1160-1","status":"publish","type":"sigma_course","link":"https:\/\/cpfp.uvigo.gal\/es\/estudios\/titulos-propios\/id1160-1\/","title":{"rendered":"Fabricaci\u00f3n y empaquetado de circuitos integrados fot\u00f3nicos"},"content":{"rendered":"<div class=\"entry-thumbnail\">\n<p><img decoding=\"async\" src=\"https:\/\/cpfp.uvigo.gal\/wp-content\/plugins\/uvigo-sigma-courses\/public\/images\/1160-1.jpg\" alt=\"Fabricaci\u00f3n y empaquetado de circuitos integrados fot\u00f3nicos\" class=\"img-fluid\"><\/p>\n<\/div>\n<div class=\"row\">\n<div class=\"col-lg-12\">\n<h3>Diploma de curso avanzado de posgrado<\/h3>\n<p class=\"header-list\">\u00c1mbito: Enxe\u00f1er\u00eda el\u00e9ctrica, enxe\u00f1er\u00eda electr\u00f3nica e enxe\u00f1er\u00eda da telecomunicaci\u00f3n<span class=\"pull-right\">C\u00f3digo: TCS:1160\/1<\/span><br \/>\n\t\t\u00c1rea de inter\u00e9s principal: Tecnolox\u00eda | \u00c1rea de inter\u00e9s secundaria: Ciencias<\/p>\n<div class=\"custom-block graylight\">\n<div class=\"row\">\n<div class=\"col lg-4\">\n<h3>Inicio y fin<\/h3>\n<p><i class=\"fa fa-calendar\"><\/i> 10\/03\/2025 &#8211; 25\/04\/2025 <\/p>\n<\/p><\/div>\n<div class=\"col lg-3\">\n<h3>Modalidad<\/h3>\n<p>\t\t\t\t\t\t<i class=\"fa fa-adjust\" aria-hidden=\"true\"><\/i> Semipresencial\t\t\t\t<\/div>\n<div class=\"col lg-2\">\n<h3>Cr\u00e9ditos ECTS<\/h3>\n<p><i class=\"fa fa-shield\"><\/i> 7.0 ECTS<\/p>\n<\/p><\/div>\n<div class=\"col lg-3\">\n<h3>Estado<\/h3>\n<p><i class=\"fa fa-cogs\" aria-hidden=\"true\"><\/i> Finalizado\t\t\t\t\t<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<\/p><\/div>\n<p class=\"mb-2\"><a class=\"btn btn-outline-primary disabled\" style=\"text-transform:none!important\" href=\"xxxx\" target=\"_blank\">20 plazas<\/a><\/p>\n<\/p><\/div>\n<\/div>\n<p>&nbsp;<\/p>\n<h2>Descripci\u00f3n<\/h2>\n<p>Al finalizar esta materia los participantes podr\u00e1n comprender los fundamentos de fabricaci\u00f3n de PIC y el empaque de circuitos integrados fot\u00f3nicos en m\u00f3dulos.<\/p>\n<p>Dentro del comprado global de semiconductores, la demanda de dispositivos fot\u00f3nicos est\u00e1 creciendo anualmente a ritmos pr\u00f3ximos al 20%, con Europa apostando por el aumento de su capacidad productiva con la puesta en marcha de nuevas plantas de fabricaci\u00f3n (foundries). Los chips fot\u00f3nicos son esenciales para las necesidades del desarrollo tecnol\u00f3gico en la automoci\u00f3n, comunicaciones, computaci\u00f3n cu\u00e1ntica, defensa, dispositivos m\u00e9dicos y electr\u00f3nica de consumo. Esta formaci\u00f3n es una excelente oportunidad para ganar competencias en estas tecnolog\u00edas y adquirir una preparaci\u00f3n muy demandada en el comprado laboral nacional y europeo.<\/p>\n<p><span style=\"color: var(--bs-body-color);font-size: var(--bs-body-font-size);text-align: var(--bs-body-text-align)\">Este es un programa formativo, al amparo de la C\u00e1tedra NextChip de la Universidad de Vigo, que ets\u00e1 financiada por el Ministerio de Asuntos Econ\u00f3micos y Transformaci\u00f3n Digital a trav\u00e9s de la Secretar\u00eda de Estado de Telecomunicaciones e Infraestructuras Digitales, con fondos del Mecanismo Europeo de Recuperaci\u00f3n y Resiliencia, desarrolla herramientas de testeo y caracterizaci\u00f3n de chips fot\u00f3nicos y electr\u00f3nicos de nueva generaci\u00f3n.<\/span><\/p>\n<p>La disponibilidad de plazas estar\u00e1 condicionada a las matriculaciones del t\u00edtulo de experto en&nbsp;<a href=\"https:\/\/cpfp.uvigo.gal\/gl\/estudos\/titulos-propios\/id1157-1\" style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:;font-size: var(--bs-body-font-size);text-align: var(--bs-body-text-align);font-family: Roboto, Verdana, Arial, sans-serif\">Desenvolvemento de dispositivos de fot\u00f3nica integrada<\/a>.&nbsp;<span style=\"color: var(--bs-body-color);font-size: var(--bs-body-font-size);text-align: var(--bs-body-text-align)\"><\/span><\/p>\n<p>&nbsp;<\/p>\n<div class=\"row\">\n<div class=\"col-lg-6\">\n<p class=\"header-list\">Director\/a:<\/p>\n<p>Carlos Mosquera Nartallo <\/p>\n<p class=\"header-list\">Tel\u00e9fono contacto:<\/p>\n<p>986130304<\/p>\n<p class=\"header-list\">Email contacto:<\/p>\n<p>nextchip@uvigo.es<\/p>\n<p class=\"header-list\">Entidad organizadora:<\/p>\n<p>Centro de Posgrado y Formaci\u00f3n Permanente<\/p>\n<\/p><\/div>\n<div class=\"col-lg-6\">\n<div class=\"card\">\n<div class=\"card-body\">\n<p style=\"color:#dc3545\" class=\"header-list\">PER\u00cdODO DE INSCRIPCI\u00d3N<br \/>\n\t\t\t<small>Inscripci\u00f3n cerrada<\/small><br \/>\n\t\t\t25\/11\/2024 &#8211; 05\/03\/2025<\/p>\n<p><\/p>\n<hr \/>\n<p style=\"color:#dc3545\" class=\"header-list\">PER\u00cdODO DE MATR\u00cdCULA<br \/>\n\t\t\t<small>Matr\u00edcula cerrada<\/small><br \/>\n\t\t\t16\/12\/2024 &#8211; 06\/03\/2025<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<p><\/p>\n<p class=\"mb-2\"><a class=\"btn btn-primary btn-icon disabled\" style=\"text-transform:none!important\" href=\"https:\/\/secretaria.uvigo.gal\/uvigo.sv\/index.php?modulo=portalAcademico\" target=\"_blank\" rel=\"noopener noreferrer\">Matr\u00edcula cerrada<\/a><\/p>\n<\/p><\/div>\n<\/div>\n<p>&nbsp;<\/p>\n<p>&nbsp;<\/p>\n<h2>Modalidad<\/h2>\n<div class=\"card\">\n<div class=\"row\">\n<div class=\"col lg-6\">\n<div class=\"card-body\">\n<h3 class=\"card-title\">Docencia presencial\/virtual<\/h3>\n<p style=\"color:green\"><i class=\"fa fa-check-square-o fa-3x\" aria-hidden=\"true\"><\/i><\/p>\n<p>39 horas<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<div class=\"col lg-3\">\n<div class=\"card-body\">\n<h3 class=\"card-title\">Docencia no presencial<\/h3>\n<p style=\"color:green\"><i class=\"fa fa-check-square-o fa-3x\" aria-hidden=\"true\"><\/i><\/p>\n<p>20 horas<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<div class=\"col lg-3\">\n<div class=\"card-body\">\n<h3 class=\"card-title\">Pr\u00e1cticas en empresa<\/h3>\n<p><i class=\"fa fa-minus fa-3x\" aria-hidden=\"true\"><\/i><\/p>\n<p>0 horas<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<\/p><\/div>\n<div class=\"row\">\n<div class=\"col lg-12\">\n<div class=\"card-body\">\n<p><strong>Lugar de impartici\u00f3n<\/strong><br \/>\nLas clases presenciales tendr\u00e1n lugar en la Ciudad Tecnol\u00f3gica de Vigo (CITEXVI) en el Campus de Vigo. Las clases de la materia Fabricaci\u00f3n en Sala Limpia tendr\u00e1n lugar en el International Iberian Nanotechnology Laboratrory (INL) en Braga. Y las clases online a trav\u00e9s de la plataforma Campus Remoto y Moovi\t<\/div>\n<\/p><\/div>\n<\/p><\/div>\n<\/div>\n<p>&nbsp;<\/p>\n<h2>Horario<\/h2>\n<p>\tLa materia de &#8211; Fabricaci\u00f3n en sala limpia &#8211; se desarrollar\u00e1 \u00edntegramente en el INL de Braga, en una estad\u00eda de una semana en horario de 09:30 a 12:30 horas y de 16:00 a 18:00 horas. Existen dos grupos de trabajo, ya que la sala limpia es para 10 personas, y el alumnado asistir\u00e1 o bien en el turno de la semana de 10 de marzo , o la siguiente que comienza el d\u00eda 17.   El resto de las clases ser\u00e1n en Vigo y tendr\u00e1n lugar de lunes a viernes en horario de 15:30 a 19:30 horas.<\/p>\n<p>&nbsp;<\/p>\n<p>&nbsp;<\/p>\n<h2>Precios<\/h2>\n<table style=\"margin-left:0px\" cellpadding=\"0\" cellspacing=\"0\">\n<thead>\n<tr>\n<th scope=\"col\" width=\"33%\">P\u00fablico en general<\/th>\n<th scope=\"col\" width=\"33%\">Alumni UVigo<\/th>\n<th scope=\"col\" width=\"34%\">Comunidad UVigo<\/th>\n<\/tr>\n<\/thead>\n<tbody>\n<tr>\n<td>0 \u20ac<\/td>\n<td>0 \u20ac<\/td>\n<td>0 \u20ac<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<p><strong>Observaciones a los precios<\/strong><br \/>\n\t\t100% financiada por el Ministerio de Asuntos Econ\u00f3micos y Transformaci\u00f3n Digital a trav\u00e9s de la Secretar\u00eda de Estado de Telecomunicaciones e Infraestructuras Digitales, con fondos del Mecanismo Europeo de Recuperaci\u00f3n y Resiliencia<\/p>\n<p>&nbsp;<\/p>\n<h2>Objetivos<\/h2>\n<p>\tAl finalizar esta materia los participantes podr\u00e1n comprender los fundamentos de fabricaci\u00f3n de PIC y el empaque de circuitos integrados fot\u00f3nicos en m\u00f3dulos\t<\/p>\n<p>&nbsp;<\/p>\n<h2>Idioma<\/h2>\n<ul class=\"list-peak\" style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:;margin-top: 10px\">\n<li style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">Castellano 60%<\/li>\n<li style=\"--tw-translate-x: 0;--tw-translate-y: 0;--tw-rotate: 0;--tw-skew-x: 0;--tw-skew-y: 0;--tw-scale-x: 1;--tw-scale-y: 1;--tw-pan-x:;--tw-pan-y:;--tw-pinch-zoom:;--tw-scroll-snap-strictness: proximity;--tw-ordinal:;--tw-slashed-zero:;--tw-numeric-figure:;--tw-numeric-spacing:;--tw-numeric-fraction:;--tw-ring-inset:;--tw-ring-offset-width: 0px;--tw-ring-offset-color: #fff;--tw-ring-offset-shadow: 0 0 #0000;--tw-ring-shadow: 0 0 #0000;--tw-shadow: 0 0 #0000;--tw-shadow-colored: 0 0 #0000;--tw-blur:;--tw-brightness:;--tw-contrast:;--tw-grayscale:;--tw-hue-rotate:;--tw-invert:;--tw-saturate:;--tw-sepia:;--tw-drop-shadow:;--tw-backdrop-blur:;--tw-backdrop-brightness:;--tw-backdrop-contrast:;--tw-backdrop-grayscale:;--tw-backdrop-hue-rotate:;--tw-backdrop-invert:;--tw-backdrop-opacity:;--tw-backdrop-saturate:;--tw-backdrop-sepia:\">Ingl\u00e9s 40%<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h2>Competencias Espec\u00edficas<\/h2>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Fabricaci\u00f3n de dispositivos fot\u00f3nicos en sala limpia<\/li>\n<li>Introducci\u00f3n al empaque de circuitos integrados fot\u00f3nicos<\/li>\n<li>Empaque de chips<\/li>\n<li>Pruebas del chip empaque<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h2>Condiciones de acceso<\/h2>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Tener superados un m\u00ednimo de 120 ECTS en una titulaci\u00f3n universitaria oficial dentro del EEES o equivalente.<\/li>\n<li>Estar en posesi\u00f3n de un t\u00edtulo universitario dentro del EEES, que otorgue acceso a ense\u00f1anzas oficiales de posgrado.<\/li>\n<li>Estar en posesi\u00f3n de un t\u00edtulo extranjero, enajeno al EEES, homologado a un t\u00edtulo universitario oficial del EEES.<\/li>\n<li>Ser profesional con acreditaci\u00f3n de experiencia laboral, siempre que est\u00e9 relacionada con las competencias inherentes al t\u00edtulo y cumplan los requisitos de acceso a la universidad segundo la normativa vigente.<\/li>\n<\/ul>\n<div style=\"font-family: Roboto, Verdana, Arial, sans-serif\">Documentaci\u00f3n requerida:&nbsp;<\/div>\n<div style=\"font-family: Roboto, Verdana, Arial, sans-serif\"><\/div>\n<div style=\"font-family: Roboto, Verdana, Arial, sans-serif\"><\/div>\n<div style=\"font-family: Roboto, Verdana, Arial, sans-serif\">1) Documento de identificaci\u00f3n<\/div>\n<div style=\"font-family: Roboto, Verdana, Arial, sans-serif\">2) Copia del t\u00edtulo universitario o certificado de estudios previos necesarios para el acceso<\/div>\n<div style=\"font-family: Roboto, Verdana, Arial, sans-serif\">3) Expediente acad\u00e9mico en el caso de los alumnos de alguna titulaci\u00f3n del EEES o equivalente<\/div>\n<div style=\"font-family: Roboto, Verdana, Arial, sans-serif\">4) Curr\u00edculum<\/div>\n<div style=\"font-family: Roboto, Verdana, Arial, sans-serif\">5) Carta de motivaci\u00f3n<\/div>\n<p>&nbsp;<\/p>\n<h2>Criterios de selecci\u00f3n<\/h2>\n<p>La Direcci\u00f3n del t\u00edtulo podr\u00e1 realizar entrevistas personales de considerarlo oportuno para una mejor comprensi\u00f3n de los m\u00e9ritos alegados, y podr\u00e1 establecer nuevos criterios compatibles con los anteriores para concretar la aplicaci\u00f3n de los principios y criterios enunciados. En cuyo caso, la puntuaci\u00f3n ser\u00e1: Curr\u00edculo 60%, Carta de motivaci\u00f3n: 20%, Entrevista personal: 20%.\t<\/p>\n<p>&nbsp;<\/p>\n<h2>Metodolog\u00eda<\/h2>\n<div>\n<div>La materia contar\u00e1 con lecciones magistrales de expertos en el \u00e1mbito y tambi\u00e9n con actividades pr\u00e1cticas guiadas, pr\u00e1cticas de laboratorio y simulaciones.<\/div>\n<div>En esta materia, habr\u00e1 una salida de estudio al Laboratorio Ib\u00e9rico Internacional de Nanotecnolog\u00eda (INL) de Braga (Portugal), donde se impartir\u00e1 una parte de la docencia<\/div>\n<\/div>\n<div>1. Fabricaci\u00f3n en sala limpia de circuitos integrados fot\u00f3nicos:<\/div>\n<div>&#8211; Capacitaci\u00f3n sobre fabricaci\u00f3n de chips en sala limpia<\/div>\n<div>2. Empaque de circuitos integrados:<\/div>\n<div>&#8211; Introducci\u00f3n al empaque de circuitos integrados fot\u00f3nicos: alineaci\u00f3n de fibras, uni\u00f3n por cables, conexi\u00f3n de chips, alojamiento, refrigeraci\u00f3n t\u00e9rmica, integraci\u00f3n 2.5D\/3D, etc (20 horas s\u00edncronas virtuales)<\/div>\n<div>&#8211; Empaque de los chips dise\u00f1ados en las materias previas (4 horas s\u00edncronas presenciales)<\/div>\n<div>&#8211; Prueba de los chips empaques (4 horas as\u00edncronas)<\/div>\n<\/p>\n<p>&nbsp;<\/p>\n<h2>Asignaturas<\/h2>\n<table style=\"margin-left:0px\" cellpadding=\"0\" cellspacing=\"0\">\n<thead>\n<tr>\n<th scope=\"col\">id<\/th>\n<th scope=\"col\">nombre<\/th>\n<th scope=\"col\">caracter<\/th>\n<th scope=\"col\">cr\u00e9ditos<\/th>\n<\/tr>\n<\/thead>\n<tbody>\n<tr>\n<td>200471<\/td>\n<td>Fabricaci\u00f3n y empaquetado de circuitos integrados fot\u00f3nicos<\/td>\n<td>Obligatoria<\/td>\n<td>7.0<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<p>&nbsp;<\/p>\n<h2>Profesorado<\/h2>\n<ul class=\"list-peak\" style=\"margin-top:10px\">\n<li>Jana Nied<span style=\"text-align: var(--bs-body-text-align)\">Jana Nieder (INL)<\/span><\/li>\n<li>Bruno Romeira (INL)<\/li>\n<li>Peter O\u00b4Brien (Tyndall)<\/li>\n<li>Francisco Manuel Da Luz Soares<\/li>\n<li><span style=\"text-align: var(--bs-body-text-align)\">David \u00c1lvarez Outerelo<\/span>uterelo<\/li>\n<\/ul>\n<p>&nbsp;<\/p>\n<h2>Evaluaci\u00f3n<\/h2>\n<p><p>&#8211; Asistencia a las clases 30%<\/p>\n<p>&#8211; Pruebas y ejercicios de evaluaci\u00f3n continua que se ir\u00e1n haciendo de forma continua durante lo curso 30%<\/p>\n<p>&#8211; Test in situ durante la salida de estudio en el INL 20%<\/p>\n<p>&#8211; Resultado de las pruebas de los chips 20%<\/p>\n<\/p>\n<p>&nbsp;<\/p>\n<h2>Titulaci\u00f3n<\/h2>\n<p>Diploma de Curso Avanzado de Posgrado en Fabricaci\u00f3n y empaquetado de circuitos integrados fot\u00f3nicos<\/p>\n<p>&nbsp;<\/p>\n<div class=\"custom-block graylight\">\n<h3>M\u00e1s informaci\u00f3n<\/h3>\n<p><a href=\"nextchip.uvigo.es\" target=\"_blank\">nextchip.uvigo.es<\/a><\/p>\n<\/p><\/div>\n","protected":false},"featured_media":0,"parent":0,"template":"","meta":{"_monsterinsights_skip_tracking":false,"_monsterinsights_sitenote_active":false,"_monsterinsights_sitenote_note":"","_monsterinsights_sitenote_category":0},"class_list":["post-300186","sigma_course","type-sigma_course","status-publish","hentry"],"_links":{"self":[{"href":"https:\/\/cpfp.uvigo.gal\/es\/wp-json\/wp\/v2\/sigma_course\/300186","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/cpfp.uvigo.gal\/es\/wp-json\/wp\/v2\/sigma_course"}],"about":[{"href":"https:\/\/cpfp.uvigo.gal\/es\/wp-json\/wp\/v2\/types\/sigma_course"}],"wp:attachment":[{"href":"https:\/\/cpfp.uvigo.gal\/es\/wp-json\/wp\/v2\/media?parent=300186"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}